|
Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/20.500.12222/79
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Gerardo Abel Laguna-Sanchez, 0000-0001-5145-1248 | - |
dc.contributor.author | Jacobo Sandoval Gutierrez, 0000-0002-5578-4389 | - |
dc.date.accessioned | 2018-06-06T05:07:28Z | - |
dc.date.available | 2018-06-06T05:07:28Z | - |
dc.date.issued | 2018 | - |
dc.identifier.other | https:/doi.org/10.24275/uam/lerma/repinst/ciai2018/000172/Laguna | - |
dc.identifier.uri | http://hdl.handle.net/20.500.12222/79 | - |
dc.description | En este artículo, se presenta una propuesta de arquitectura para la realización práctica de un CPU a partir de una variante de la máquina de Post que, dada su relativa simplicidad, permite introducir de manera clara y concreta los conceptos básicos relativos al funcionamiento de todo procesador electrónico. El diseño lógico del sistema digital se desarrolló mediante la metodología RTL, se codificó con lenguaje VHDL y se probó con los recursos de una tarjeta de desarrollo FPGA de bajo costo. Se demostró que es posible construir, con recursos relativamente limitados, un sistema micro-procesado que permite adquirir el conocimiento y la experiencia necesaria para incursionar en el ámbito del diseño y realización de un microprocesador básico mediante los recursos disponibles en los actuales sistemas digitales completamente programables. | es_MX |
dc.description | Conferencia Interdisciplinaria de Avances en Investigación 2018. | es_MX |
dc.format | application/pdf | es_MX |
dc.language | spa | es_MX |
dc.publisher | Universidad Autónoma Metropolitana. Unidad Lerma | es_MX |
dc.rights | Attribution-NonCommercial-NoDerivatives 4.0 Internacional | * |
dc.rights.uri | https://creativecommons.org/licenses/by-nc-nd/4.0/ | es_MX |
dc.subject | INGENIERÍA Y TECNOLOGÍA | es_MX |
dc.title | Propuesta de arquitectura para la realización de una unidad central de proceso a partir de una máquina de post | es_MX |
dc.type | conferencePaper | es_MX |
dc.rights.license | http://creativecommons.org/licenses/by-nc-nd/4.0/ | * |
dc.rights.license | info:eu-repo/semantics/openAccess | es_MX |
dc.subject.keywords | Máquinas de Post | es_MX |
dc.subject.keywords | Unidad central de procesamiento | es_MX |
dc.subject.keywords | CPU | es_MX |
dc.subject.keywords | Arquitectura de CPU | es_MX |
dc.subject.keywords | Metodología RTL | es_MX |
dc.subject.keywords | Microprocesador | es_MX |
dc.subject.keywords | Micro-código | es_MX |
dc.type.version | info:eu-repo/semantics/publishedVersion | es_MX |
dc.coverage | MX | es_MX |
dc.audience | students | es_MX |
dc.audience | researchers | es_MX |
dc.identificador.materia | 7 | es_MX |
Aparece en las colecciones: | Conferencias Nacionales e Internacionales |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
000172.pdf | 698.77 kB | Adobe PDF | Visualizar/Abrir | |
000172.xml | 413.5 kB | XML | Visualizar/Abrir |
Este ítem está protegido por copyright original |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons