Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.12222/79
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorGerardo Abel Laguna-Sanchez, 0000-0001-5145-1248-
dc.contributor.authorJacobo Sandoval Gutierrez, 0000-0002-5578-4389-
dc.date.accessioned2018-06-06T05:07:28Z-
dc.date.available2018-06-06T05:07:28Z-
dc.date.issued2018-
dc.identifier.otherhttps:/doi.org/10.24275/uam/lerma/repinst/ciai2018/000172/Laguna-
dc.identifier.urihttp://hdl.handle.net/20.500.12222/79-
dc.descriptionEn este artículo, se presenta una propuesta de arquitectura para la realización práctica de un CPU a partir de una variante de la máquina de Post que, dada su relativa simplicidad, permite introducir de manera clara y concreta los conceptos básicos relativos al funcionamiento de todo procesador electrónico. El diseño lógico del sistema digital se desarrolló mediante la metodología RTL, se codificó con lenguaje VHDL y se probó con los recursos de una tarjeta de desarrollo FPGA de bajo costo. Se demostró que es posible construir, con recursos relativamente limitados, un sistema micro-procesado que permite adquirir el conocimiento y la experiencia necesaria para incursionar en el ámbito del diseño y realización de un microprocesador básico mediante los recursos disponibles en los actuales sistemas digitales completamente programables.es_MX
dc.descriptionConferencia Interdisciplinaria de Avances en Investigación 2018.es_MX
dc.formatapplication/pdfes_MX
dc.languagespaes_MX
dc.publisherUniversidad Autónoma Metropolitana. Unidad Lermaes_MX
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internacional*
dc.rights.urihttps://creativecommons.org/licenses/by-nc-nd/4.0/es_MX
dc.subjectINGENIERÍA Y TECNOLOGÍAes_MX
dc.titlePropuesta de arquitectura para la realización de una unidad central de proceso a partir de una máquina de postes_MX
dc.typeconferencePaperes_MX
dc.rights.licensehttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.rights.licenseinfo:eu-repo/semantics/openAccesses_MX
dc.subject.keywordsMáquinas de Postes_MX
dc.subject.keywordsUnidad central de procesamientoes_MX
dc.subject.keywordsCPUes_MX
dc.subject.keywordsArquitectura de CPUes_MX
dc.subject.keywordsMetodología RTLes_MX
dc.subject.keywordsMicroprocesadores_MX
dc.subject.keywordsMicro-códigoes_MX
dc.type.versioninfo:eu-repo/semantics/publishedVersiones_MX
dc.coverageMXes_MX
dc.audiencestudentses_MX
dc.audienceresearcherses_MX
dc.identificador.materia7es_MX
Aparece en las colecciones: Conferencias Nacionales e Internacionales

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
000172.pdf698.77 kBAdobe PDFVisualizar/Abrir
000172.xml413.5 kBXMLVisualizar/Abrir


Este ítem está protegido por copyright original



Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons